首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到19条相似文献,搜索用时 187 毫秒
1.
本文导出了使用T触发器构成任意2^n进制循环码计数器激励函数的设计公式,并将逻辑函数修改技术用于任意2N进制循环码计数器,进而推出激励函数设计的一般公式。通过设计实例表明,该设计方法对于设计循环码计数器具有一定的实用意义。  相似文献   

2.
本文用修正法设计了同步N进制计数器,分析了异步N进制计数器触发脉冲的确定,提出了用修正法设计异步N进制加法计数器的方法,该方法简单易行。  相似文献   

3.
本文通过一百进制同步计数器的设计实验,综合考虑移位寄存器的功能,改进手册中进位的数据错误,组成显示一百进制的同步计数器电路.此同步计数器显示直观,较异步计数器工作速度快,效果好.  相似文献   

4.
本文介绍的异步N进制计数器简便设计方法的原理及其推论,并给出了两个应用实例。  相似文献   

5.
本文首先对常用计数器的模值、复位、置数方式进行了归纳.然后在已有的由M进制集成计数器构成N进制计数器(N〈M)的基础上,着重讨论了N〉M时运用整体法将多片同一集成计数器通过不同连接获得任意模值计数器的方法。  相似文献   

6.
目前中规模集成电路计数器应用十分普及,厂方也投入大批量的生产,作为出厂的定型产品来讲,有了一定数量的种类,就计数进制而言,常见的有十进制,十六进制等,但满足不了数字电路应用中的需要。因此有必要对现有计数器进行片外电路的简单设计和连接,构成指定计数进制的计数器,达到所需目的。对已有MSI计数器按照需要构成任意进制计数器的方法通常有三种。1.扩展法(级联法)。此方法的应用目的在于当一片MST计数器的计数容量不够时,采用多片计数器串联,来增大计数容量,级联后的计数器总计数容量一各片计数容量的乘积(各片计数…  相似文献   

7.
在实际应用中,通常采用直接清零法,将已有的计数器构成所需的N进制计数器。但采用直接清零法构成所需的N进制计数器时,存在过渡状态、复位不可靠或计数显示不完整等问题。有必要对已有计数器采用直接清零法构成所需的N进制计数器时存在的问题进行分析,并进一步研究解决的方法。  相似文献   

8.
对文献(1)中同步六进制计数器进行改造,使之成为容易分辨的同步六进制计数器。  相似文献   

9.
通过对计数原理的分析,系统地讨论了用已有的集成计数器产品构成任意N进制计数器的方法。  相似文献   

10.
<正>数字电路中的MSI器件构成任意进制的计数器通常有三种方法:(1)级联法;(2)复位法;(3)置位法。其中置位法是利用计数器的预置数功能,使N进制计数器在循环计数过程中跳跃(N—M)个状态来实现M进制计数的。此外,置位法还牵涉到过渡状态与不过渡状态的利用问题。因此,学生在应用这种方法时往往会产生许多困惑,为了帮助学生收到事半功倍之效,本文就置位法中有无过渡状态的应用问题,举出相关实例,使学生能更  相似文献   

11.
以典型的74LSl60同步十进制计数器为例,运用反馈清零法和反馈置数法设计六十进制计数器来讲述任意进制计数器的设计方法;用Proteus软件进行仿真设计,该设计方法灵活直观,可以在缺少硬件的条件下能很快对所设计电路的正确性进行验证;通过万能板完成电路制作,进一步验证理论设计的正确性。通过该方法的学习,可加深学生对计数器的理解,提高学生的电路设计和动手能力。  相似文献   

12.
李正发 《培训与研究》2007,24(2):26-27,31
本文讨论了在异步计数器的电路设计过程中,当某级电路的时钟CP不满足,求该级电路状态方程时,将此时刻的状态作为任意项处理,从而使设计出的电路达到更简。并以设计8421BCD码十进制计数器为例,说明了设计方法和步骤。  相似文献   

13.
介绍了利用数字中规模集成电路的控制端功能实现任意进制计数器的方法。并以74LS160为例分别介绍了反馈清零法、反馈置数法和级联法。并对几种方法的优缺点进行了比较。  相似文献   

14.
本文介绍的异步N进制计数器简便设计方法的原理及其推论,并给出了两个应用实例。  相似文献   

15.
大规模集成电路一般只提供内部框图,不提供具体电路,这给设计者对可编程器件硬件开发设计带来困难。基于此,介绍常用的信道编码——(7,3)循环码编码解码逻辑电路的EDA设计,用VHDL语言对(7,3)循环码编码器和解码器进行描述,用QuartusII软件进行仿真测试。从仿真结暴看,电路完全符合要求,可以烧写成芯片。  相似文献   

16.
介绍了基于MATLAB的信道编码教学实验软件,主要包括实验操作界面制作以及循环码和卷积码编译码。  相似文献   

17.
本文提出一种利用FPGA和眼图实现在工程上测量数字信号传输性能的一种方案;重点介绍了其结构、算法原理及具体实现原理;以ALTER公司的EP1C6Q240C8N为核心实现数字信号的编译码,通过三个2阶巴特沃斯低通滤波器和一个伪随机信号发生器用来模拟传输信道,滤波器采用TI的OPA系列作为核心芯片,加法电路采用的是THS4001、整形电路采用的是LM331,利用FPGA产生时钟信号、M序列、伪随机序列和曼彻斯特码,同时它也用于曼彻斯特码同步时钟信号的提取和译码。在本系统中10MHZ的伪随机序列用来模拟实际环境中的噪声。通过该系统将原信号进行编码、传输以及解调得到解调信号。实现了一个简单的数字传输性能分析仪的设计与制作,最终测量正确的眼图,达到预期的效果。  相似文献   

18.
介绍了截获Windows系统用户所录入汉字和字符的相关技术,并针对其实现过程中需解决的关键问题提出了解决方法,给出了delphi5.0实现的关键代码段。  相似文献   

19.
网页下拉菜单是WEB应用开发中的一个非常重要的设计。本文在综合介绍网页下拉菜单制作的基础上,提出了一种基于DIV+CSS的网页下拉菜单设计方法,对它的原理及设计步骤做了详细介绍,并给出了其中涉及到的关键步骤代码。  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号