排序方式: 共有473条查询结果,搜索用时 15 毫秒
111.
姜丽飞 《唐山师范学院学报》2010,32(5):75-77
在分析传统数字系统设计特点的基础上,将EDA技术引入数字电子系统的设计中。以基于可编程的FPGA、VHDL和MAX+PlusⅡ软件平台的彩灯设计为例,讨论了EDA技术在数字系统设计中的应用,体现了EDA技术作为现代电子系统设计的主导技术,自动化程度高,开发周期短等突出优点。 相似文献
112.
本文研究了传统计算机组成实验箱的硬件组成,并以此为目标设计并实现了基于FPGA的计算机基础实验教学平台.平台以FPGA芯片Cyclone II EP2c8Q208C8为主,并使用一块CPLD芯片MAX II EPM1270T144C5辅助管理,有外扩存储器.MAX II EPM1270T144C5主要负责管理板上的按钮、开关、LED灯和数码管,它和Cyclone II EP2C8Q208C8之间通过IP核通信,该IP核将向使用者提供一组控制板上各种资源的接口.由于FPGA芯片具有重复编程能力,使得平台的功能可以像软件一样被编程,使实验平台具有极强的灵活性和适应性.学生不仅可以利用平台完成计算机组成原理实验,同时还可以利用实验平台完成数字逻辑、EDA、硬件描述语言(HDL)等基础课程的学习.使用本实验平台,学习者不仅仅能像传统的基础实验平台那样验证实验现象,还能使学习者站在设计者的角度去学习.学习的过程也是设计的过程,这是对传统的基础实验教学的改革. 相似文献
113.
文章根据WiMax网络的技术特性,设计了一种可用于数字下变频模块中的高阶FIR滤波器。探讨了实现FIR滤波器的两种算法:分布式算法和乘加算法,比较其优劣。根据实际情况,对分布式算法进行了一定的改进。随后对FIR滤波器进行了Matlab建模,最后用FPGA将其实现,并对结果进行仿真。 相似文献
114.
本文设计了一种基于FPGA的数据遗弃式双口RAM,并介绍了其在高速数据采样中的应用。这种双口RAM有存储量不大、数据存储快等优点,更重要的是其存储的数据始终是系统最新时间片的数据。然后结合AD转换芯片AD976A构建一种高速数据采样系统,实现系统的快速采样。 相似文献
115.
本文主要研究利用FPGA实现LED汉字显示。首先阐述了8×8的LED点阵显示汉字的原理,然后给出点阵汉字显示的原理图并进行了分析。通过MAX+PLUSII软件进行波形仿真后,利用实验板提供的资源,下载到芯片中实现预定功能。 相似文献
116.
117.
MIL-STD-1553B总线是目前在航空、航天、军事等领域的电子联网系统中广泛应用的一种标准总线。本课题采用新型的嵌入PowerPC405处理器硬核的FPGA片上可编程系统(SOPC)和美国DDC公司1553B协议芯片65170构建1553B总线的远置终端(RT)系统。文中介绍了PowerPC405处理器硬核和Virtex-II Pro系列FPGA芯片的基本特点,系统的软硬件实现方法和设计验证结果。 相似文献
118.
数字音频编解码系统采用MDCT/IMDCT实现时间-频率域的互换,以消除音频分帧引起的时间域混叠效应。本文提出一种新的MDCT/IMDCT快速实现方案,基于N/8点FFT变换核,采用奇偶双路并行和蝶型单元技术,与现有快速算法相比,运算速度和吞吐能力均提高一倍,并且该方案既可以实现MDCT正变换,也可以实现相应的反变换。为了验证方案的正确性,在Altera FPGA开发板上完成了N=256点MDCT的实验,结果表明,该实现方案在运算速度和数据吞吐率等方面取得很大的改进。 相似文献
119.
为了满足实际应用中对算法速度以及能耗的需要,提出了一种优化的SHA-1算法.该算法将环展开与预处理2种方法相结合,通过在迭代过程中引入中间变量,并且对中间变量进行预先计算,使原本单线程的运算能够多线程地并行运行.这种并行性缩短了散列函数操作的关键路径,将循环周期从原来的80缩减到了41,运算速率得到了提高,运算时所需的芯片面积也得以减少,从而降低了能耗.该算法在FPGA中硬件实现时的吞吐率高达1.2 Gbit/s,时钟频率最高为91 MHz,在吞吐率与时钟频率方面取得了较好的平衡.仿真结果表明,与其他SHA-1的改进算法相比,该优化算法在没有影响经典算法安全性的基础上,获得了较高的吞吐率和较快的速率. 相似文献
120.
浮点计算是计算机计算中的一种重要计算方式,计算过程比较复杂,一般的软件在计算时有一定的速度缺陷。在IEEE754标准下通过FPGA器件对单精度浮点数的四则运算进行运算模块设计,利用FPGA的流水线工作特点,提高浮点计算速度,缩短产品开发周期,在浮点运算的规则下实现了FPGA器件上的单精度浮点数运算。 相似文献