| 基于多数决定逻辑的一位全加器设计 |
| |
| 引用本文： | 周大鹏,张自友,何光普.基于多数决定逻辑的一位全加器设计[J].科技通报,2012,28(6):155-157,160. |
| |
| 作者姓名： | 周大鹏 张自友 何光普 |
| |
| 作者单位： | 乐山师范学院物理与电子工程学院,四川乐山,614000 |
| |
| 摘 要： | 一位全加器是组成二进制加法器的基本组成单元,在对现有全加器电路研究分析的基础上,提出了基于多数决定逻辑的全加器电路设计。该全加器仅由输入电容和CMOS反向器组成,用PSpice进行了晶体管级模拟。结果显示,这种新的全加器能正确完成加法器的逻辑功能。
|
| 关 键 词： | 全加器 多数决定逻辑 反向器 低功耗 |
A New Design of 1-bit Full Adder Based on Majority Function |
| |
| ZHOU Dapeng
,
ZHANG Ziyou
,
HE Guangpu.A New Design of 1-bit Full Adder Based on Majority Function[J].Bulletin of Science and Technology,2012,28(6):155-157,160. |
| |
| Authors: | ZHOU Dapeng ZHANG Ziyou HE Guangpu |
| |
| Institution: | (School of Physics and Electronics Engineering,Leshan Normal University,Leshan 614000,China) |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
