|
|||||
|
|
| 用Verilog设计CPLD器件的单片机总线接口模块 | |
| 引用本文： | 陈越,李中帅,林少茵.用Verilog设计CPLD器件的单片机总线接口模块[J].科技风,2008(5). |
| 作者姓名： | 陈越 李中帅 林少茵 |
| 作者单位： | 中山职业技术学院电子信息工程系,广东中山,528404 |
| 摘 要： | 通过对CPLD和单片机的接口进行研究,提出了一种在高速采集设备中CPLD和单片机通过总线接口的方法,并给出电路设计方案、CPLD总线接口模块的关键代码及仿真结果。 |
| 关 键 词： | 数字系统 CPLD 单片机 总线 |
| 本文献已被 CNKI 万方数据 等数据库收录！ | |