|
|||||
|
|
| 800Msps采样率、10bitADC系统设计 | |
| 引用本文： | 解本钊.800Msps采样率、10bitADC系统设计[J].黑龙江科技信息,2007(9):40. |
| 作者姓名： | 解本钊 |
| 作者单位： | 哈尔滨市房地产交易中心,黑龙江,哈尔滨,150000 |
| 摘 要： | 并行交替技术是使用低速的ADC实现高采样速率的一种最有效的方法,但其特有的周期性非均匀采样的特点限制了他的进一步发展。在以前的非均匀采样研究的基础上,设计制作了一个原型试验电路,并且提出了一种可以达到800M采样率的ADC系统的设计方案。 |
| 关 键 词： | 并行交替 非均匀采样 高速ADC |
| 本文献已被 CNKI 万方数据 等数据库收录！ | |