| 用FPFA实现PLC的系统结构和算法研究 |
| |
| 引用本文： | 王继业,洪小叶,耿照新,蒋惠萍,丁仁伟,邢冰冰.用FPFA实现PLC的系统结构和算法研究[J].实验技术与管理,2012(4):342-344. |
| |
| 作者姓名： | 王继业 洪小叶 耿照新 蒋惠萍 丁仁伟 邢冰冰 |
| |
| 作者单位： | 中央民族大学信息工程学院 |
| |
| 基金项目： | 中央高校基本科研业务费专项资金资助(0910KYZY54) |
| |
| 摘 要： | 讨论了使用现场可编程门阵列(FPGA)实现的可编程序控制器(programmable logic controller,PLC)的体系结构,研究了设计PLC常用的梯形图语言、设计FPGA常用的VHDL语言的自动转化算法。
|
| 关 键 词： | 可编程序控制器 现场可编程门阵列 VHDL 梯形图 逻辑表达式 |
Study on structure and arithmetic of implementing programmable logic controller system by using FPGA |
| |
| Wang Jiye,Hong Xiaoye,Geng Zhaoxin,Jiang Huiping,Ding Renwei,Xing Bingbing.Study on structure and arithmetic of implementing programmable logic controller system by using FPGA[J].Experimental Technology and Management,2012(4):342-344. |
| |
| Authors: | Wang Jiye Hong Xiaoye Geng Zhaoxin Jiang Huiping Ding Renwei Xing Bingbing |
| |
| Institution: | (Collage of Information Technology,Minzu University of China,Beijing 100081,China) |
| |
| Abstract: | A new construction of programmable logic controller(PLC) by field programmable gate array(FPGA) is studied,and an arithmetic on converting PLC’s design language Ladder Diagram to FPGA’s design language VHDL is researched. |
| |
| Keywords: | PLC(programmable logic controller) FPGA ladder diagram VHDL boolean equation |
| 本文献已被 CNKI 等数据库收录！ |
