| 降低集成电路功耗设计 |
| |
| 引用本文： | 汪小会.降低集成电路功耗设计[J].实验室研究与探索,2012(4):231-233. |
| |
| 作者姓名： | 汪小会 |
| |
| 作者单位： | 解放军电子工程学院 |
| |
| 摘 要： | 电子工程技术人员进行集成电路设计应用已很普遍,然而集成电路的功耗和散热是专用集成电路(ASIC)芯片发展的较突出问题。从理论上对集成电路由于寄生负载电容进行充放电、漏电流和亚阈值电流造成的功耗等产生进行探讨,从而找出降低集成电路功耗的多种解决的方法。
|
| 关 键 词： | 集成电路设计 ASIC芯片 功耗 |
Design of Integrated Circuit for Low-power Consumption |
| |
| WANG Xiao-hui.Design of Integrated Circuit for Low-power Consumption[J].Laboratory Research and Exploration,2012(4):231-233. |
| |
| Authors: | WANG Xiao-hui |
| |
| Institution: | WANG Xiao-hui(Institute of Electronic Engineering of PLA,Hefei 230037,China) |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 CNKI 等数据库收录！ |
|
