| 用于环路校准的延迟锁相环设计 |
| |
| 引用本文： | 陈勖,房丽娜,肖本.用于环路校准的延迟锁相环设计[J].深圳信息职业技术学院学报,2015(1):74-78. |
| |
| 作者姓名： | 陈勖 房丽娜 肖本 |
| |
| 作者单位： | 深圳信息职业技术学院软件学院;广东机电职业技术学院电气学院 |
| |
| 基金项目： | 深圳市科技计划项目(JCYJ20140418100633642) |
| |
| 摘 要： | 延迟锁相环能够产生精确的延时而被广泛使用。本文介绍了一种适用于直接调制发射机锁相电路环路校准的延迟锁相环。电路采用TSMC 0.18μm CMOS工艺实现,参考频率为26 MHz。在3.3 V电源电压下的仿真结果显示:延迟锁相环锁定时间为520ns,锁定相位为2π,同时输出8路相位差为45o间隔的时钟。
|
| 关 键 词： | 锁相环 延迟锁相环 鉴相器 压控延迟线 |
Design of delay-locked loop for loop calibration |
| |
| CHEN Xu;FANG Lina;XIAO Ben.Design of delay-locked loop for loop calibration[J].Journal of Shenzhen Institute of Information Technology,2015(1):74-78. |
| |
| Authors: | CHEN Xu;FANG Lina;XIAO Ben |
| |
| Institution: | CHEN Xu;FANG Lina;XIAO Ben;Software Institute, Shenzhen Institute of Information Technology;School of Electrical Engineering, Guangdong Vocational and Technical College; |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
