排序方式: 共有1条查询结果,搜索用时 15 毫秒
1
1.
本文讨论了cmos门电路延时时间的估算模型,介绍了逻辑功效对逻辑门电路的优化方法,在确定的工艺条件下,根据电路要求,可以快速确定最优的逻辑结构和晶体管的尺寸,在集成电路的设计中具有很高的应用价值. 相似文献
1