共查询到20条相似文献，搜索用时 46 毫秒
1.
由于主从JK触发器对解决一次变化并不太理想，使用方面受到一些限制，而维持阻塞D触发器完全解决了一次变化问题。本文在维持阻塞D触发器组成电路的基础上，增加了三个基本逻辑门构成的JK触发器圆满地解决一次变化。改进后的触发器，具有保持、置0、置1、翻转四种功能，是一种很理想的电路。 相似文献
2.
韩德馨 《中国远程教育(综合版)》1984,(2)
主从结构的JK触发器逻辑功能较强,应用很广。但因有的学生对其性能和一次变化问题不够熟悉,常在分析设计电路时发生错误,故应引起注意。主从JK触发器电路如图一所示。它由两个同步RS触发器组成。ABCD为从触发器;BPGH为主触发器。CP=1时, 相似文献
3.
本文了ＲＳ、ＪＫ、Ｄ触发器转换为Ｔ触发器的必要性，给出了ＲＳ、ＪＫ、Ｄ触发器到Ｔ良器的电路转换、特性方程转换，并由特性表和驱动表推出ＲＳ、ＪＫ、Ｄ触发器到Ｔ触发器的转换使用表。 相似文献
4.
5.
主从JK触发器一次翻转问题的解决 总被引：1，自引：0，他引：1
王素玲 《新乡师范高等专科学校学报》2002,16(2):7-9
通过改接JK主从触发器的两条反馈线的接点 ,将从触发器对主触发器的封锁改为主触发器的自我控制 ,从而消除了空翻和一次翻转现象的发生。改进后的触发器在高电平接受信号、下降沿触发 ,完全不存在一次变化问题 ,同时解决了抗干扰问题。 相似文献
6.
着重对主从型JK触发器CP＝1期间，输入信号有变化的情况进行了分析，得出一次变化问题产生的原因及后果。强调CP＝1期间，输入端信号必须保持不变。 相似文献
7.
8.
根据教学需要，着重探讨了用计算机模拟Ｄ触发器和ＪＫ触发器逻辑功能与状态特征的程序算法，以帮助学生更好地理解其工作特性。 相似文献
9.
10.
11.
触发器是有记忆功能的电路,若在工作过程中电路内部出现噪声信号,给电路的工作带来不可知因素,将无法预知电路的工作结果,对工作非常不利,而主从触发器由于本身结构所决定,若控制不好CP=1期间的输入信号,很容易出现这种问题。本文分析了可能出现上述现象的几种情况,以便在工作中有目的地加以避免。 相似文献
12.
13.
高等教育出版社2001年5月版高职高专规划教材《数字电子技术》一书第115页至116页,在有关“主从RS触发器”逻辑功能的论述中,编者明确表示主从RS触发器不存在R·S=0的约束条件,但实际情况却并不是这样。以下面的分析方式不难论证主从RS触发器由于在CP=1期间仍然存在着“不定状态”,所以即使是在CP脉冲下降沿触发,但其特性方程也必然有约束条件R·S=0的成立。我们知道基本和同步RS触发器的不定状态是由于输入端的两个与非门电路的“平均延迟时间tpd”存在着微小差异,而这种微小差异对于同一类型的RS触发器来说又是随机的,这就造成多… 相似文献
14.
触发器是能够记忆一位二值信息的基本逻辑单元。 一.触发器的结构和功能分类 按照结构,触发器可分为基本(RS)触发器、同步(RS)触发器、主从触发器和CMOS边沿触发器。 按照功能,触发器可分为RS触发器、JK触发 相似文献
15.
时序图是分析触发器工作状态的重要工具.由于主从JK触发器存在“一次变化”问题,因此,当时钟CP=1期间,J、K状态发生多次改变后,要想得到一个正确的输出结果,就需要按照主从JK触发器的逻辑电路图(如图1)逐级逐门地进行分析(如图2). 分析:设CP上升沿到来前Q=Qm=1.当CP=1(CP′=0)时,主触发器按照J,K的输入值更新状态,从触发器保持原状态不变.而在CP=1期间,J,K共有4种输入组态.下面逐一进行分析.1.J=1,K=0时因为K=0,则H门输出为1;又因为Qm=1,则Qm=0,从而使Qm保持1不变.图2 JK触发器时序图2.J=1,K=1时因为Q=1,即Q=0,则G门输出… 相似文献
16.
唐纪新 《中国远程教育(综合版)》1984,(3)
设计一个2421(A)码的异步十进制计数器。用主从J-K触发器组成。设计步骤如下: 1.确定状态编码及顺序 2.选择触发器类型,确定数量及约束项按规定用主从J-K触发器。 相似文献
17.
18.
采用TSMC 0.18 μm CMOS 工艺实现了一个20 Gbit/s 1∶2分接器,分接器由主从从、主从D触发器和数据输出缓冲组成.D触发器单元采用动态负载结构,其偏置晶体管采用单时钟输入的共栅结构.动态负载结构的触发器工作速度更快因为它减小了输出点的冲放电时间,而且由于工作时电流处于开关模式,其功耗更低.另外,触发器中采用交叉耦合的正反馈三极管对,加快了整个电路的速度.通过在片晶圆测试,该芯片在输入20 Gbit/s、长度为223-1的伪随机码时工作良好.功耗仅为108 mW,芯片面积为475 μm×578 μm. 相似文献
19.
采用TSMC 0.18 μm CMOS 工艺实现了一个20 Gbit/s 1∶2分接器,分接器由主从从、主从D触发器和数据输出缓冲组成.D触发器单元采用动态负载结构,其偏置晶体管采用单时钟输入的共栅结构.动态负载结构的触发器工作速度更快因为它减小了输出点的冲放电时间,而且由于工作时电流处于开关模式,其功耗更低.另外,触发器中采用交叉耦合的正反馈三极管对,加快了整个电路的速度.通过在片晶圆测试,该芯片在输入20 Gbit/s、长度为223-1的伪随机码时工作良好.功耗仅为108 mW,芯片面积为475 μm×578 μm. 相似文献