首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到20条相似文献,搜索用时 125 毫秒
1.
为了实现采样数据的简单数字滤波算法,采用STC12C5A16S2微控制器、MAX538及LCD1602对采样数据完成了限幅滤波、中值滤波、算术平均滤波、加权平均滤波、滑动平均滤波五种滤波算法。为了验证滤波器的效果,设计了实验并完成了五种滤波器的滤波效果对比,实验结果表明算术平均、加权平均及滑动平均的效果较好。  相似文献   

2.
基于FPGA的通用FIR滤波器设计   总被引:2,自引:2,他引:0  
提出了一种基于FPGA(field programmable gate array)的通用FIR(finite impulse response)滤波器设计和实现方法,叙述了通用滤波器原理、高分辨率滤波器设计及FPGA实现。该滤波器通过参数设置可以方便地实现低通、高通、带通、带阻4种类型的滤波,且具有频率分辨率高、占用资源少等优点。对所设计的滤波器进行了Matlab和FPGA仿真,结果显示该滤波器满足设计要求。  相似文献   

3.
设计了一种基于FPGA的红外图像处理硬件平台,整个系统采用模块化方法设计。在FPGA平台上实现了参照源的红外图像非均匀性一点校正;快速中值滤波对图像进行时域滤波,去除了红外图像的低频椒盐噪声;同时实现了直方图均衡算法进行图像增强,提高了图像对比度。设计了PAL模拟视频接口,将处理结果实时地显示在显示屏幕上,通过硬件设计测试,达到了实时处理红外图像的目的,该平台能够增强实时动态的图像对比度。  相似文献   

4.
根据不同的数字信号处理要求,提出了两种滤波系数在线实时调整FIR滤波器的设计方案:自适应调整和直接设定调整。滤波系数自适应调整利用控制算法对滤波器的实际输出信号和期望信号的差值进行反馈调节,更新滤波系数h。滤波系数直接设定调整利用FPGA中的存储资源存放已知的有限种滤波参数h,构成系数查找表模块。通过数字设定改变查找表地址,修改滤波系数以适应不同的滤波要求。文中以四阶滤波器为例给出了电路模型,并在Matlab环境中对4种滤波特性的系数直接设定调整方案进行了仿真,仿真结果表明滤波特性基本满足设计要求。最后应用A ltera数字信号处理设计平台DSP Builder给出了以FPGA为载体的滤波系数可调整FIR滤波器实现方案。  相似文献   

5.
针对几种经典的降低均峰比的方法进行了研究,通过MATLAB对改进的限幅滤波法、选择映射法(SLM)、部分传输序列法(PTS)三种算法进行仿真分析。仿真结果表明三种算法都有效地降低了OFDM系统的均峰比。限幅滤波法实现简单但引入了噪声;选择性映射法可无失真地降低系统的均峰比,但引入了冗余而导致系统的有效传输效率降低;部分传输序列法效果优于选择性映射算法,但是计算量大,实现复杂度较高。  相似文献   

6.
设计了一套基于FPGA的快速求解双边滤波结果的系统。该系统由输入缓存器、计算模块和输出缓存器组成。利用图像采集端将图像采集输入计算模块;利用输入缓存器将图像进行重新分解,输出的数据符合模板计算模块的格式;接着对于输入缓存器输出的数据进行模板计算,得到输出数据;最后将输出的数据输入输出模块,将数据重新整合为图片的格式。该方法使得双边滤波在FPGA上得以实现,同时减少了双边滤波的计算时间,加大了双边滤波在机械的图像处理方面的实用性。  相似文献   

7.
针对各种类型PLC,从抑制干扰源、切断或衰减电磁干扰的传播途径和提高装置及系统的抗干扰能力的3个基本原则入手,就系统中电磁干扰的产生、传播和抑制措施进行了相关的论述,提出了利用软件资源进行故障检测的思路,系统分析了计数器法和延迟输入法等减少数字量输入扰动的作法和特点;分析了限幅法、延迟滤波限幅法、延时屏蔽分析、延迟滤波比较法、积分消抖滤波法等减少模以量输入扰动的作法和特点.这些方法投入少,可不断升级,一定程度上可弥补硬件设计的不足.  相似文献   

8.
基于CPLD的数控正弦波信号源的设计   总被引:1,自引:0,他引:1  
采用LATTICE公司的在系统可编程器件ISPLSI实现对正弦波波形数据控制的硬件电路设计,用单片机模块辅助FPGA/CPLD对正弦波的控制。经D/A转换器和滤波电路实现高速模拟信号输出。整个系统设计规范、运行可靠,成功地实现了一个频率、幅度可变、可自动扫频的高精度正弦波信号源。完全体现了采用FPGA/CPLD设计电路的优势。  相似文献   

9.
基于传统滤波器的特点,以现场可编程门阵列(FPGA)和单片机为控制核心,设计了一种新型自适应低通滤波器,实现了信号的程控放大和程控滤波功能。其中程控放大模块由仪表放大器AD620和可变增益放大器VCA810组成,最大增益60 dB,线性可调,程控滤波模块由MAX297低通滤波器和FPGA组成,利用FPGA完成信号中心频率的测量和滤波器截止频率控制信号的产生,利用MAX297实现信号的低通滤波。结果表明,对于频率变化0.1 Hz~50 kHz的输入信号,增益误差小于2%,截止频率控制信号频率误差小于1%,截止频率误差小于1.5%。  相似文献   

10.
为了减小功放对正交频分复用(OFDM)信号产生的非线性失真,提高功放工作效率,从直接降低正交频分复用信号峰均比(PAPR)角度出发,研究了迭代限幅滤波算法,并通过Matlab仿真。与传统限幅算法在降低峰均比的效果上做了对比分析,迭代限幅滤波算法可以在对系统接收端误比特率影响不显著的情况下,克服信号峰值再增长问题,更好地改善系统峰均比性能。  相似文献   

11.
介绍采用FPGA(现场可编程逻辑阵列)为数据处理和控制核心的新型数字音响均衡器的设计原理和实现方法.所设计的均衡器能在不同的环境下实现稳定、高效的幅频均衡,采用全数字的均衡方法,均衡精度较高,有较高的实用价值.  相似文献   

12.
针对当前电气技术实践基础课程中FPGA实验教学环节存在内容设计脱离实际工程、学生缺乏基本编程技能等问题,设计了基于FPGA的数字频率计综合实验。通过该实验,学生了解FPGA工程开发流程、掌握FPGA基础编程技能、熟悉FPGA相关调试工具与方法。教学实践证明,该实验可以培养学生独立思考与动手实践的工程素养,提高学生数字系统分析设计能力、编程能力以及系统调试能力。  相似文献   

13.
介绍了一种基于FPGA的电子设计竞赛电路板,该电路板由美国Altera公司的Cyclone系列FPGA EP1C6、单片机、高速A/D转换器和D/A转换器等芯片组成,另外,还预留了一定的扩展I/O接口,根据设计需要可以扩展电路。该电路板不仅可以完成电子竞赛中涉及的数字示波器、频率计、DDS信号发生器等设计题目,而且还可以用于赛前培训。  相似文献   

14.
实现了一种基于FPGA(field programmable gate arry)的软件无线电中频解调器。该解调器通过控制器设置可实现8种方式解调,并且能在一定范围内设置基带信号速率、滤波器参数和同步系统参数。解调器采用正交模型实现,比分块实现解调节省约80%的FPGA资源。通过仿真与测试,验证了设计的正确性。  相似文献   

15.
基于FPGA的AES-128加密芯片的设计与实现   总被引:2,自引:0,他引:2  
介绍了基于Altera公司的系列FPGA的AES-128加密算法的具体实现方案,优化了字节替换,设计了简化结构的列混合/逆列混合变换,最终实现了加解密模块的复用,从而有效减少了硬件资源的消耗.通过在芯片EP1C12Q240C8上的验证,在100MHz工作频率下,数据吞吐率达到256Mbps,而芯片规模不超过30K门.试验表明该方案能够以较少的资源获得较高的吞吐率.  相似文献   

16.
基于运动控制等实际应用中更新FPGA配置以便于升级和更改系统设计的需求,该文提出了一种将FPGA系统设计的编程下载与FPGA的上电配置分离开来的最小化设计思想。运用这种思想实现了以FPGA为运动控制核心功能组件可扩展的最小运行系统,应用于FPGA课程设计的实验教学中,使得实验更加方便灵活。  相似文献   

17.
利用嵌入式技术,使用FPGA实现了多路全双工串口.该系统在接收端和发送端前都加一个具有8个缓冲单元的FIFO,实现内部模块时钟与串口速率匹配,同时,发送波特率和接收波特率等参数能够根据需要来进行相应的配置,并在Altera公司的CycloneⅢ系列FPGA硬件平台进行验证实验结果,该设计完全符合串口通信标准.  相似文献   

18.
研究基于分布式算法的并行度为2的串/并混合构架FIR数字滤波器设计,提出了一种新的FPGA实现结构。该结构引入一个新的移位累加模块,用于实现2查询表输出的累加运算,采用移位寄存器构建相关控制电路。设计输入精度为8位的FIR滤波器,通过Quartus II 7.1及Modelsim 6.0SE的综合与仿真,以及在EPF10K70RC240-4FPGA目标器件上的实现。结果表明:该结构有效缩减关键路径且简化模块化设计流程,性能获得显著提升。  相似文献   

19.
现代电子技术EDA的发展使得数字逻辑的实现除了传统的直接以逻辑门组合形成之外,也可以通过程式规划的方式在固定的硬件上进行弹性设计。目前使用最普遍的这类硬件就是CPLD和FPGA,本文重点对FPGA的结构、工作流程、设计理念等进行分析探讨。  相似文献   

20.
DSP Builder在数字信号处理中的应用   总被引:2,自引:0,他引:2  
目前数字信号处理(DSP)技术发展迅猛,在电子、通信、航天等领域DSP技术都有着十分广泛的应用.以往设计人员在进行DSP系统设计时通常采用DSP处理器或在FPGA上通过硬件描述语言(VHDL)实现,设计难度大,开发周期长.本文介绍的DSP Builder是Altera公司推出的一个DSP开发工具,允许设计者在Matlab中完成算法设计,在Simulink软件中完成系统集成,然后通过SignalCompiler模块生成Quartus II软件中可以使用的硬件描述语言文件,通过综合仿真后下载到FPGA芯片内,从而完成系统设计.与以往基于硬件语言的设计相比,这种设计流程更快、更容易.  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号