共查询到16条相似文献，搜索用时 156 毫秒
1.
2.
分析了自启动移位型计数器的传统最简设计和多码状态分配设计,给出了由JK触发器构成的环形计数器、含全零格环形计数器、扭环形计数器及2n-1计数器的设计通式,并对各种设计方法进行了比较。 相似文献
3.
三值环形计数器的设计 总被引：1，自引：0，他引：1
本文在分析二值环形计数器的设计思想的基础上,提出了三值环形计数器基于模代数的三值D型和JK型触发器的电路设计。此外,还提出了借助于三值K图化简技术设计具有自校正功能的三值环形计数器的方法。 相似文献
4.
根据JK触发器的功能,通过观察和分析同步十进制加法驻地数器的输出波形,找出各JK触发器的连接方式,从而完成同步十进制加法计数器的设计。 相似文献
5.
从同步时序电路的逻辑功能入手,介绍了基于单边沿触发器的双边沿同步计数器设计方法,以8进制计数器的设计为例验证了设计的正确性。 相似文献
6.
7.
CT74LS290是一种典型的集成异步计数器,从它的结构和功能出发,对其在构成任意进制计数器、分频器和数字钟几方面的应用进行了简要分析。 相似文献
8.
“数字钟的设计”是高职院校乃至本科院校《数字电子技术》课程设计中的一个重要设计项目,设计方法有许多种,但作为课程设计通常采用中规模集成电路设计组成数字钟,其中带显示的计数器设计是一个重要模块.集成计数器芯片常见的多为十进制计数器和四位二进制计数器,每一种集成计数器的功能和使用方法都不尽相同,本文对比分析了几种不同的中规模集成计数器芯片设计N进制计数器的方案,从而扎实掌握计数器的应用,切实符合数字系统设计要求. 相似文献
9.
通过对计数器和钟控传输门绝热逻辑(clocked transmission gate adiabatic logic,CTGAL)电路工作原理及结构的研究,提出了基于CTGAL电路的四/八/十六进制可变计数器设计方案,与传统CMOS电路实现的四/八/十六进制计数器相比,在相同工作频率下,平均节省能耗约87%。HSPICE模拟结果表明了所设计的电路具有正确的逻辑功能和显著的低功耗特性。 相似文献
10.
11.
12.
本文就电气自动化领域广泛使用的可编程序控制器的高速计数器的应用作了详细的说明。由于高速计数器计数频率高,并能跳出可编程序控制器的循环扫描周期,在实际应用中使用价值很高。本文通过举例详细说明了高速计数器与编码器的匹配、最高频率的选取、相关指令与中断的组合运用。 相似文献
13.
14.
计数器在现代数字系统中被广泛应用,而中规模集成计数器作为最简单的计数器件应用最为广泛,本文通过几个典型的例子就计数器模长改变的方法加以讨论。 相似文献
15.
本文介绍了数字频率计设计的基本原理,对频率计所采用各种硬件除法进行了比较,提出了倍频计数法测量数字高频的实现方案,并给出了频率计设计的硬件电路原理和软件实现,结果表明这种方法实现了频率计的高速和高精度。 相似文献
16.
[目的/意义]对反恐情报中的时空轨迹数据进行伴随模式挖掘,可以发现涉恐群体的同时间段动态空间位置移动规律。[方法/过程]根据反恐情报数据的特点,修改经典伴随模式挖掘方法中的相似度度量方式和聚类方式,不断迭代完成"聚类和取交集"操作,将满足条件的涉恐活动时空轨迹伴随模式导出。[结果/结论]该方法能够挖掘涉恐群体的同步移动路径,定位重点活动地点,分析涉恐人员之间的亲近度,为打击暴恐活动提供数据参考。 相似文献