共查询到10条相似文献，搜索用时 15 毫秒
1.
三值环形计数器的设计 总被引：1，自引：0，他引：1
本文在分析二值环形计数器的设计思想的基础上,提出了三值环形计数器基于模代数的三值D型和JK型触发器的电路设计。此外,还提出了借助于三值K图化简技术设计具有自校正功能的三值环形计数器的方法。 相似文献
2.
3.
“数字钟的设计”是高职院校乃至本科院校《数字电子技术》课程设计中的一个重要设计项目,设计方法有许多种,但作为课程设计通常采用中规模集成电路设计组成数字钟,其中带显示的计数器设计是一个重要模块.集成计数器芯片常见的多为十进制计数器和四位二进制计数器,每一种集成计数器的功能和使用方法都不尽相同,本文对比分析了几种不同的中规模集成计数器芯片设计N进制计数器的方案,从而扎实掌握计数器的应用,切实符合数字系统设计要求. 相似文献
4.
5.
从同步时序电路的逻辑功能入手,介绍了基于单边沿触发器的双边沿同步计数器设计方法,以8进制计数器的设计为例验证了设计的正确性。 相似文献
6.
计数器有很广泛的应用,文章根据数字电路的方法,利用计数器作为控制单元,设计了一个拔钥匙提示报警装置。该装置通过计数器计数控制报警器在钥匙插入锁孔后一定时间可进行提示报警,提醒拔出钥匙。 相似文献
7.
计数器有很广泛的应用,文章根据数字电路的方法,利用计数器作为控制单元,设计了一个拔钥匙提示报警装置。该装置通过计数器计数控制报警器在钥匙插入锁孔后一定时间可进行提示报警,提醒拔出钥匙。 相似文献
8.
9.
通过对计数器和钟控传输门绝热逻辑(clocked transmission gate adiabatic logic,CTGAL)电路工作原理及结构的研究,提出了基于CTGAL电路的四/八/十六进制可变计数器设计方案,与传统CMOS电路实现的四/八/十六进制计数器相比,在相同工作频率下,平均节省能耗约87%。HSPICE模拟结果表明了所设计的电路具有正确的逻辑功能和显著的低功耗特性。 相似文献