共查询到20条相似文献，搜索用时 437 毫秒
1.
2.
提出了一种12-Gbit/s的低功耗、宽带CMOS具有双反馈结构的前馈共栅差分跨阻放大器,用于甚短距离传输光电集成电路接收机.通过将输入节点的主极点提高到一个较高的频率,增大了放大器带宽.此外,采用2个反馈环路降低输入等效电阻,从而进一步提高了带宽.提出的跨阻放大器采用TSMC0.18μm CMOS工艺制造.整个电路具有较小的芯片面积,其核心面积仅为0.0036 mm~2.在不考虑两级差分的缓冲放大器时,其功耗为14.6 mW.测试结果表明,在1.8V的电源电压下,实现了9GHz的3dB带宽和49.2dBΩ的跨阻增益.测量的平均输入噪声电流功率谱密度为28.1 p A/Hz~(1/2).在相同的工艺条件下,与已发表的文献相比,DNFFCG差分跨组放大器具有最佳的增益带宽积. 相似文献
3.
童红 《贵州教育学院学报》2006,17(2):40-42
作为光接收机前端的关键部分,限幅放大器要求具有高增益,足够带宽以及较宽的输入动态范围。本文在0.18μm CMOS工艺上设计了一种用于10Gb/s传输速率的限幅放大器。采用反比例级联结构和低电压降有源电感负载来提高系统带宽,达到了设计目标。仿真结果显示,该限幅放大器获得了约30dB的增益和10GHz的-3dB带宽,在10GHz范围内S11和S22都小于-10dB,电路功耗为100mW。 相似文献
4.
唐学锋 《湖州师范学院学报》2012,34(1):53-56
基于0.18μm CMOS工艺,采用共源共栅源极电感负反馈结构,设计了一个针对蓝牙接收机应用的2.4GHz低噪声放大器(LNA)电路.分析了电路的主要性能,包括阻抗匹配、噪声、增益与线性度等,并提出了相应的优化设计方法.仿真结果表明,该放大器具有良好的性能指标,在5.4mW功耗下功率增益为18.4dB,噪声系数为1.935dB,1dB压缩点为-14dBm. 相似文献
5.
提出了用于SOH系统SIM-4速率级光接收机中主放大器的CMOS限幅放大器的设计方法。此限幅放大器由输入缓冲、主放大单元、输出缓冲、偏置补偿电路四部分组成。当限幅放大器工作在622Mb／s，输入动态范围为47dB，50Ω负载上的输出限幅在900mVpp刑用5V电源供电，功耗约为70mW。 相似文献
6.
《东南大学学报》2017,(2)
提出了一种基于信号求和结构的新型可编程增益放大器.不同于传统的信号求和可变增益放大器,在本设计中,通过二进制开关的控制接入分流管的宽长比来实现分流管的跨导改变.二进制的设计可以实现精确的6 dB增益步长.恒跨导偏置技术保证了电路实现精确的增益,且不受工艺、电压和温度变化的影响.P-well NM OS技术消除了背栅效应对增益误差的影响.低增益采用源极退化技术实现,实现了信号强度较大时,电路具有高线性度.所设计的可编程增益放大器采用0.18μm CMOS工艺制造.测试结果显示,增益范围为0~24 dB,增益步长6 dB,最大增益误差为0.3 d B.在不同增益下,电路都能保证恒定210 MHz带宽.OIP3和最小噪声系数分别为20.9 d Bm和11.1 dB.电路版图紧凑,核心面积为0.068 mm~2.在1.8 V的电源电压下,消耗4.8 mW功率. 相似文献
7.
介绍了单片集成MEA系统和用于该系统的神经元信号探测电路和激励电路,基本单元电路是低功耗、低噪声、高增益和小版图尺寸的运算放大器.详细讨论了探测电路、激励电路和基本单元运算放大器的设计.神经元信号探测电路版图面积290 μm×400 μm,功耗2.02 mw,等效输入噪声17.72 nV/Hz,增益60.5 dB,输出电压摆幅-2.48～+2.5 V.激励电路版图面积130μm×290 μm,功耗740μW,输出电压摆幅-2.5～2.04 V.参数表明这2种电路适用于单片集成MEA系统.探测电路和单片集成MEA系统已经流片.探测电路的测试结果表明电路工作正常. 相似文献
8.
433MHz低功耗CMOS LNA的噪声优化与实现(英文) 总被引：1，自引：0，他引：1
采用0.18μm SMIC数模混合与射频(RF)CMOS工艺实现了一个应用于ISM(工业、科学和医疗)频段接收机的433 MHz低功耗低噪声放大器(LNA)的设计.电路通过调节源级反馈电感和在LNA输入晶体管上并联电容的方法实现了最优的噪声性能.测试结果表明,LNA在431 MHz处的噪声系数为2.4 dB,S21=16 dB,S11=-11 dB,S22=-9 dB,反向隔离度大于35 dB.测量的1-dB压缩点(P1dB)和输入三阶交调(ⅡP3)分别为-13dBm和-3 dBm.芯片面积为0.55 mm×1.2 mm,在1.8 V供电时整个电路功耗仅4 mW. 相似文献
9.
为了提高接收机的性能,基于台积电公司0.18 μm CMOS工艺设计了低噪声放大器.从晶体管模型出发,分析了阻抗匹配,采用源端负反馈和提高输入匹配的电感Q值来降低噪声.通过电路的共源共栅结构搭配电路,消除密勒电容,提高电路性能. 相似文献
10.
用于神经信号再生的神经功能电压驱动电路 总被引：1，自引：0，他引：1
采用华润上华0.6μm CMOS工艺,设计实现了一种用于神经信号再生微电子系统的低功耗、高增益功能电激励电压驱动电路.它可以用于驱动激励电极和与之相连的神经来再生神经信号.电路由2部分组成:全差分折叠式共源共栅放大器及带过载保护的互补型甲乙类输出级.电路采用了满摆幅的输入输出结构,保证了大输入电压范围和大输出电压范围.仿真结果表明,电路增益可以达到81dB,具有295kHz的3dB带宽.芯片面积为1.06mm×0.52mm.经流片实现后在片测试,在单电源 5V下工作,直流功耗约为7.5mW,输出电压幅度达到4.8V;同时在单电源 3.3V下也可正常工作. 相似文献
11.
在计算和仿真共基-共射反馈放大器的开、闭环源互阻增益满足反馈放大器中基本关系的基础上,分别采用EWB软件和MATLAB对高频小信号等效电路做出了组合电路的频率特性曲线,两者关系曲线相同.开闭环的截止频率之比是反馈放大器的反馈深度,满足单极点条件,说明反馈放大器可视为单极点电路.时间常数开路法的结果表明,具有密勒倍增效应的共射集电结电容形成的极点,时间常数很大,决定了整个电路的上限频率.同时各电容的闭环上限频率都较开环拓展了同一倍数,是源互阻增益下降的倍数,说明增益带宽积保持不变.这种借助分析电路各极点频率,进而获得整体频率特性的方法,为讨论多极点系统带来了方便. 相似文献
12.
设计了一种用于逐次逼近型ADC中的电容自校准电路.通过增加一个校准周期,该电容自校准结构即可与原电路并行工作,并可校准电路工作时产生的误差.采用该电路设计了一个用于多通道逐次逼近型结构的10bit32Msample/s模数转换器单元,该芯片在Chart0.25μm2.5V工艺上实现,总的芯片面积为1.4mm×1.3mm.在32MHz工作时,通过校准后的信噪比仿真结果为59.5861dB,无杂散动态范围为70.246dB.芯片实测,输入频率5.8MHz时,信噪失真比为44.82dB,无杂散动态范围为63.7604dB. 相似文献
13.
采用0.35μm CMOS工艺设计2.5 Gbit/s速率光纤通信用收发全集成电路.发射部分包括复接和激光驱动电路, 完成4路622 Mbit/s随机信号输入、1路2.5 Gbit/s驱动信号输出的功能; 接收部分完成1路2.5 Gbit/s微弱随机信号输入、 4路622 Mbit/s分接输出功能.主要电路包括前置放大、限幅放大、时钟恢复、数据判决和1: 4分接. 测试结果显示, 2.5 Gbit/s光纤通信用发射芯片逻辑功能正确, 激光驱动器输出数据眼图10%～90%上升、下降沿时间分别为211.1 ps和200 ps; 2.5 Gbit/s光纤通信用接收芯片接收灵敏度优于20 mV, 恢复出的数据和时钟分别经过1: 4数据分接和1: 4时钟分频后, 相位抖动的均方根值分别为15.6 ps和1.9 ps. 两芯片均适用于2.5 Gbit/s速率光纤通信系统. 相似文献
14.
描述了应用于电流模逻辑电路中的高线性度电压-电流转换电路的设计与实现.该电路采用高增益两级运算放大器构成负反馈,偏置电路利用工作在弱反型区的MOS管电压电流呈指数律关系构成PTAT(proportional to absolute temperature)基准电流源.详细分析了电阻的类型以及运算放大器的参数对线性度的影响.通过优化运算放大器的参数并采用电压系数较小的多晶硅电阻作为线性器件获得了较高的线性度.本电路已采用CSMC0.6μm CMOS工艺实现,测试结果表明:输出的总谐波失真为0.000 2%.输入动态范围为0～2.6V,输出电流为50～426 μA.PTAT基准电流源对电源变化的灵敏度为0.021 7.芯片采用5 V供电,功耗约为1.3 mW,芯片面积为0.112 mm2. 相似文献
15.
采用TSMC 0.18 μm CMOS 工艺实现了一个20 Gbit/s 1∶2分接器,分接器由主从从、主从D触发器和数据输出缓冲组成.D触发器单元采用动态负载结构,其偏置晶体管采用单时钟输入的共栅结构.动态负载结构的触发器工作速度更快因为它减小了输出点的冲放电时间,而且由于工作时电流处于开关模式,其功耗更低.另外,触发器中采用交叉耦合的正反馈三极管对,加快了整个电路的速度.通过在片晶圆测试,该芯片在输入20 Gbit/s、长度为223-1的伪随机码时工作良好.功耗仅为108 mW,芯片面积为475 μm×578 μm. 相似文献
16.
采用TSMC 0.18 μm CMOS 工艺实现了一个20 Gbit/s 1∶2分接器,分接器由主从从、主从D触发器和数据输出缓冲组成.D触发器单元采用动态负载结构,其偏置晶体管采用单时钟输入的共栅结构.动态负载结构的触发器工作速度更快因为它减小了输出点的冲放电时间,而且由于工作时电流处于开关模式,其功耗更低.另外,触发器中采用交叉耦合的正反馈三极管对,加快了整个电路的速度.通过在片晶圆测试,该芯片在输入20 Gbit/s、长度为223-1的伪随机码时工作良好.功耗仅为108 mW,芯片面积为475 μm×578 μm. 相似文献
17.
一种高性能低电压全摆幅CMOS运放设计 总被引：1，自引：0，他引：1
潘学文 《湖南科技学院学报》2011,32(8)
采用CMOS 0.5μm工艺设计了一种低电压全摆幅CMOS运算放大器,提出了一种新颖简单的电平偏移电路,为运放的输入级提供了良好的电平位移,当电源电压降至或者小于N型与P型管阈值电压之和时,也能使的运放在任何共模输入电压下可以正常工作,实现了输入级的Rail-to-Rail特性和恒跨导。采用Hspice软件仿真,在1.3v单电源供电下,直流开环增益达106.5dB,相位裕度为72°,功耗178.8μW。整个电路结构简单紧凑.适合于低电压应用。 相似文献
18.
讨论一款基于SiGe BiCMOS工艺工作速率为10 Gb/s激光驱动芯片的设计.该激光驱动芯片包括输入缓冲、驱动放大电路和输出级电路3个部分.输入缓冲、驱动放大电路采用电流模电路,满足高速数据传输和放大的能力.输出级电路结构采用新型的MOS-HBT共源共栅结构可以降低米勒效应减小输入电容,从而使激光驱动芯片工作在10 Gb/s时也能达到良好的性能.主电路电源电压为3.3 V,输出级电路供电电压为5.5 V,确保激光器有足够的电压摆幅.芯片总面积(包括焊盘)为600μm×800μm,,测试表明当输入10 Gb/s的非归零随机码,输出级电源电压为5.5 V时,电路总功耗为660 mw,在50 Ω负载上可以提供3 V的驱动电压(相应的驱动电流为60mA).测试眼图清晰,可以很好地满足SDH STM64/SONNET OC192和10 Gb/s以太网的模板要求. 相似文献
19.
给出了一个应用于无线局域网WLAN802.11a的中低噪声、高增益的下变频器.该下变频器采用高中频的结构,输入的射频频率(RF)、本振(LO)频率和输出的中频频率(IF)分别为5.15 ～5.35,4.15 ～4.35和1GHz.为了提高混频器的线性度,电路采用了伪差分的吉尔伯特结构和源极电阻负反馈技术;为了获得低的噪声系数,混频器采用电流源注入技术和LC谐振电路作为负载.此外,采用了一种改进的源极跟随器输出缓冲电路,在不恶化其他性能的情况下混频器可以达到较高的增益.该芯片采用0.18μm RF CMOS工艺制作,包含所有焊盘在内的芯片尺寸为580μm×1 185μm.测试结果表明:在1.8V电源电压下,消耗电流为3.8mA,转换增益为10.1dB,输入1dB压缩点为-3.5dBm,输入三阶截点为5.3dBm,单边带(SSB)噪声系数(NF)为8.65dB. 相似文献
20.
在应用TL回路的原理分析跨导线性环电流放大器的基础上,以电压模电路的分析方法,推导了跨导线性环电流放大器频率特性的表达式,证实了跨导线性原理关于增益表述的正确性,以及该电流放大器具有较高上限截止频率的论述。在推演过程中说明了该放大器为理想电流放大器,其输出电流iod≈ion,从而克服了电压模电路中的密勒效应。输入为电流源激励,即输入端呈现低阻特性。正因为跨导线性环电流放大器具备这些特性,才使得它在高速、宽带集成电路中得到广泛的应用。 相似文献